• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Entwurf eines Addierers mit geringem Stromverbrauch für VLSI

Entwurf eines Addierers mit geringem Stromverbrauch für VLSI

Paperback

Business General

ISBN10: 6209167578
ISBN13: 9786209167577
Publisher: Verlag Unser Wissen
Published: Oct 23 2025
Pages: 56
Weight: 0.19
Height: 0.13 Width: 6.00 Depth: 9.00
Language: German
In dieser Arbeit wird ein energieeffizienter Näherungsaddierer vorgeschlagen, der eine stromsparende und leistungsstarke Addition ohne gravierende Qualitätseinbu en ermöglicht. Der vorgeschlagene Addierer führt eine flächeneffiziente Näherungslogik ein, die zum Addieren der niederwertigsten Bits des Addierers verwendet wird. Die Effektivität des Addierers wird im Vergleich zu den bekannten genauen und approximativen Addierern durch die Implementierung in Tanner und MATLAB analysiert. Das Simulationsergebnis zeigt, dass der vorgeschlagene Addierer die bestehenden Addierer übertrifft und effektiv in Anwendungen eingesetzt werden kann, die geringe Fehler tolerieren.

Also from

Jain, Manish

Also in

Business General