• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Conception d'un additionneur à faible consommation pour VLSI

Conception d'un additionneur à faible consommation pour VLSI

Paperback

Business General

ISBN10: 6209147100
ISBN13: 9786209147104
Publisher: Editions Notre Savoir
Published: Oct 23 2025
Pages: 56
Weight: 0.19
Height: 0.13 Width: 6.00 Depth: 9.00
Language: French
Ce travail propose un additionneur approximatif économe en énergie qui fournit une addition à faible consommation et à haute performance sans dégradation sévère de la qualité. L'additionneur proposé introduit une logique approximative efficace en termes de surface qui est utilisée pour additionner les bits les moins significatifs de l'additionneur. L'efficacité de l'additionneur est analysée par rapport aux additionneurs précis et approximatifs bien connus en mettant en oeuvre Tanner et MATLAB. Les résultats de la simulation montrent que l'additionneur proposé est plus performant que l'additionneur existant et qu'il peut être appliqué efficacement aux applications qui peuvent tolérer une petite quantité d'erreurs.

Also from

Jain, Manish

Also in

Business General