• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Projekty ukladów VLSI odporne na wahania procesowe

Projekty ukladów VLSI odporne na wahania procesowe

Paperback

Technology & Engineering

ISBN10: 6209960170
ISBN13: 9786209960178
Publisher: Wydawnictwo Nasza Wiedza
Published: Apr 24 2026
Pages: 68
Weight: 0.23
Height: 0.16 Width: 6.00 Depth: 9.00
Language: Polish
Bramki dynamiczne stanowią doskonaly wybór przy projektowaniu modulów o wysokiej wydajności w nowoczesnych mikroprocesorach. Jedynym ograniczeniem bramek dynamicznych jest ich stosunkowo niski margines szumu w porównaniu ze standardowymi bramkami CMOS. Tradycyjnie problem ten rozwiązywano poprzez zastosowanie obwodu utrzymującego pMOS, który kompensuje prąd uplywowy sieci nMOS typu pull-down. We wcześniejszych węzlach technologicznych obwód utrzymujący mógl poprawic niezawodnośc bramek dynamicznych przy niewielkim spadku wydajności. Jednak agresywne trendy skalowania technologii CMOS wraz z rosnącym poziomem zmienności procesowej zmniejszyly skutecznośc tradycyjnego podejścia opartego na obwodach utrzymujących. Problem ten jest poważniejszy w bramkach dynamicznych o szerokim fan-in ze względu na dużą liczbę nieszczelnych urządzeń nMOS podlączonych do węzla dynamicznego. W niniejszej pracy zaproponowano bramkę dynamiczną OR o szerokim fan-in, odporną na zmiennośc procesu, z dwoma nowymi projektami obwodów utrzymujących, które są w stanie zmniejszyc konflikt między obwodem utrzymującym a PDN, a tym samym zmniejszyc rozpraszanie mocy i opóźnienie.

Also from

Mahor, Vikas

Also in

Technology & Engineering