• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
CMOS-Entwurf

CMOS-Entwurf

Paperback

Technology & Engineering

ISBN10: 6630111524
ISBN13: 9786630111521
Publisher: Verlag Unser Wissen
Published: Jun 22 2026
Pages: 68
Weight: 0.23
Height: 0.16 Width: 6.00 Depth: 9.00
Language: German
Anstelle herkömmlicher Zählerdesigntechnologien ist eine Entscheidungslogikschaltung erforderlich, um vorhersagbare Zählzustände zu erzeugen. Um eine hohe Betriebsfrequenz zu erreichen, wird ein Hochgeschwindigkeits-Parallelzähler vorgestellt. In unserer Arbeit wird die Betriebsfrequenz des Zählers durch den Einsatz einer parallelen Zählerarchitektur aus Transmission-Gate-basierten Flipflops variiert. Die Betriebsgeschwindigkeit wird durch die Reduzierung der Verzögerung auf dem kritischen Pfad verbessert, und der geringe Stromverbrauch ist auf eine geringere Anzahl von Verbindungen zurückzuführen. Der Zähler kann als Frequenzteiler-Schaltung verwendet werden. Jedes Flipflop teilt die Eingangs-Taktfrequenz durch zwei. Zur Erzeugung unterschiedlicher Taktfrequenzen werden verschiedene Zählerstrukturen entworfen. Eine Verringerung der Transistoranzahl führt zu einer Reduzierung der Anzahl der Verbindungen. Der Einsatz von Transmissionsgates reduziert zudem die Anzahl der Streukapazitäten und die Verbindungslänge, was wiederum die Verbindungsverzögerung und die Verlustleistung verringert. In dieser Arbeit besteht die Struktur des Zählers aus drei einfachen CMOS-Logikmodulen.

Also from

Singh, Shivraj

Also in

Technology & Engineering