• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG

Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG

Paperback

Careers

ISBN10: 6209235816
ISBN13: 9786209235818
Publisher: Wydawnictwo Nasza Wiedza
Published: Nov 10 2025
Pages: 68
Weight: 0.23
Height: 0.16 Width: 6.00 Depth: 9.00
Language: Polish
Książka ta przedstawia projekt i architekturę dynamicznie skalowalnego dwurdzeniowego procesora rurociągowego. Metodologia projektu polega na polączeniu dwóch procesorów, w którym dwa niezależne rdzenie mogą dynamicznie przeksztalcac się w większą jednostkę przetwarzającą lub mogą byc wykorzystywane jako odrębne elementy przetwarzające w celu osiągnięcia wysokiej wydajności sekwencyjnej i wysokiej wydajności równoleglej. Procesor oferuje dwa tryby dzialania. Tryb 1 to tryb wielozadaniowy do wykonywania strumieni instrukcji o mniejszej szerokości danych, tzn. każdy rdzeń może wykonywac operacje 16-bitowe indywidualnie. Wydajnośc w tym trybie jest lepsza dzięki równoleglemu wykonywaniu instrukcji w obu rdzeniach, ale kosztem powierzchni. W trybie 2 oba rdzenie przetwarzające są polączone i dzialają jak jedna jednostka przetwarzająca o dużej szerokości danych, tzn. mogą wykonywac operacje 32-bitowe. Aby zrealizowac ten tryb, konieczna jest dodatkowa komunikacja między rdzeniami. Tryb ten może się dynamicznie zmieniac, dzięki czemu procesor ten może zapewnic wielofunkcyjnośc przy użyciu jednej konstrukcji. Projektowanie i weryfikacja procesora zostaly pomyślnie przeprowadzone przy użyciu języka Verilog na platformie Xilinx 14.1. Procesor zostal zweryfikowany zarówno w symulacji, jak i syntezie przy pomocy programów testowych.

Also in

Careers